## `This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-083301

(43)Date of publication of application: 28.03.1997

H03H 19/00 (51)Int.CI.


(71)Applicant: YAMAHA CORP (21)Application number: 07-230557 (72)Inventor: MAEJIMA TOSHIO (22)Date of filing: 07.09.1995


#### (54) SWITCHED CAPACITOR FILTER

#### (57)Abstract:

PROBLEM TO BE SOLVED: To apply the filter process to the analog signals of plural channels without increasing the circuit scale.

SOLUTION: The integration means Ik and Ik+1 successively carry out the integration processing constituting the filter processing to every channel via the time division control. The integration value storage means Mk to Mk+1 store the integration value signals to show the integration processing results to every channel. A switch means SW functions to store the integration value signals in the means Mk to Mk+1 to show the integration processing results to every channel every time the integration processing is interrupted to every channel and also to initialize the integration processing results of means Ik and Ik+1. The means SW also functions to supply the integration value signals corresponding to every channel to the means Ik and Ik+1 from the means Mk to Mk+1 every time the integration processing is carried out to every channel and also to supply the analog signals to be integrated to the means Ik and Ik+1.





開分処理以外の商号処理系

₹.

HO3H 19/00

Ē

H03H 19/00

计印

推幸

スイッチ申扱SW

[審査構成]未購収 [請求項の数]3 [出額形限]0L (全頁数]1C (21)[出額略号 特爾平7 - 230557 (22)[出額8]平成7年(1995)9月7日 (12)[出額4]

和分類 配理手段

、郑明者】 各】前島 利夫 所又は居所】静岡県浜松市中沢町10番1号・ (域別番号)000004075 [氏名又は名称]ヤマハ株式会社 (住所又は居所]静岡県浜松市中沢町10番1号 72)(発明者] [氏名]前島 利夫 (住所又は居所]静岡県浜松市中沢町10番1号

距二 (外1名) 名又は名称】川▲略▼

(57)【要約】 【野題】回路規模を大きぐすることなく複数チャネルのアナログ信号に対するフィルタ処理を行い得るスイッチドキャパシ タフィルタを提供する。 【解決手段】積分手段』、「\*\*」は、フィルタ処理を構成する積分処理を時分割制御により各チャネルについて順次実行す 【解決手段】積分手段。

。積分値記憶手段M。……は、各テャネルに対応した積分処理の結果を示す積分値信号を記憶する。スイッチ手段SW、各チャネルに対応した積分処理があるに、中断時点における当肢チャネルに対応した積分処理の結果をす 積分価度号を積分値配億手段に配慮させ、積分手段の積分処理の結果を有分の程が変行される場に、当肢チャネルに対応した積分処理が実行される場に、当肢チャネルに対応した積分処理の結果を引きれる場に、当肢チャネルに対応した積分値信号を積分順配億手段が発行す段に供給する。また、各チャネルに対応しま積分処理が必要が増化する。また、各チャネルに対応した積分値信号を積分値配億手を削から積分手段に供給するとまに、1該積分処理が処理対象とするアナログ信号を積分手段に供給する。 世化型部

[特許請求の範囲] [請求項1] 時分割

【構水項2】前記積分値記憶手段が少なくとも2個の記憶的を有し、前記スイッチ手段は、前記各チャネルに対応した積 分処理が変行される毎に、当該チャネルに対応した積分値度号を前記積分値記憶手段における一の記憶的に記憶させる動作と他の記憶的に記憶されてはで記憶されてはますネードが応して対応値号を前記積分手段に供給する動作を同時に実行することを特徴とする損求項1記載のスイッチネードが対しまりフィルタ。 第末項3割前記フィルタ処理が複数建類の積分処理を有し、前記積分手段が各積分処理を時分割制約により順次実行することを特徴とする請求項1記載のスイッチキャパシクスルタ。

# 詳細な説明

発明の詳細な説明

発明の属する技術分野】この発明は、スイッチドキャバシタフィルタに関する。

(0004)そして、クロッグゅおよびゅしは、各々一定時間間隔で交互に出力されるため、入力信号のレベルに応じた。 荷がキャパシタ10に保持される動作とこの監奇が視分器31に供給される動作が一定時間間隔で繰り返され、入力値が のレベルに応じた電流が積分器31に供給される。他のスイッチドキャパシタ回路2においても同様の動作が行われる。 のように各スイッチドキャパシタ回路によって抵抗素子としての役割が果される結果、図14に示す回路は各スイッチド やパシ母路1および2を抵抗素子によって軽抗素子としての役割が果される結果、図14に示す回路は各スイッチド [0005]

【発明が解決しようとする課題】ところで、オーディオ等のアナログ信号を取り扱う分野においては、例えばステレオのLチャネルル・スチャネル等、複数チャネルのアナログ信号にフィルタ処理を施すことが多い、かかる場合に、従来はチャネル数に見合った数のフィルタを使用していたため、オーディオ製産等の面積が高くのこのようにう問題があった。 10006】この発明は上述したも何にはから、オーディオ製産等の面積が高くのこしまうという問題があった。 10006】この発明は上述したも何に整みてなされたものであり、小規模な回路構成で複数チャネルのアナログ信号に対するフィルタ処理を行うことが可能なスイッチドキャパシタフィルタを提供することを目的としている。

[0007] 【課題を解決するための手段】請求項112係る発明は、時分割制御により複数チャネルの入力アナログ信号に対し、積 分処理を含んだフイルタ処理を施すスイッチドキャパシタフィルタを提供するものである。本発明に係るスイッチドキャパ シタフィルタは、図11こその構成を例示するように、積分手段1。「\*・・・・・ヒ、スイッチ手段SWと、積分値記憶手段M,・・・

…とを有している。 M.+1. M.+1.

設けると回路構成が簡素なものとなる。また、高速動作が望まれる場合にはこのような構成が好ましいである。 【0009】積分値配信手段は、各チャネルに対応した積分処理の結果を示す積分値信号を記憶する。なお、図示のよう に、各チャネルに対応した積分値配億手段M、等を設けると回路構成が簡素なものとなるが、必ずしもこのようにチャネ [0008]積分手段る。フィルタ処理を

ル数と同数のものを設ける必要はない。

「2010]そして、スイッチ手段は、各チャネルに対応した積分処理が中断される毎に、中断時点における当監チャネルに [2010]そして、スイッチ手段は、各チャネルに対応した積分値信号を指分値記憶手段に対して、「有分が運む結果を示す有対値信号を指分値記憶手段に対して、「有分が運む場を示すがある。」と、名チャネルに対応した積分処理が実行される毎に、当該チャネルに対応した積分を関によってがある。

「3011]ここで、同一の指分手段によって積砂マャネルに対応した積分処理を開びまでによる。あチャネルに対応して積分処理によって中断されることとなる。しかしながた。免免列には、44名・数の中断時の積分を関した。この中間されることとなる。しかしながた。免免列には、13分が運むが開かれる。

「2011]ここで、同一の積分処理によって中間されることとなる。しかしながた。免免列の運むに、有分処理の中断時の積分を運動が開かれる。

「2012]はおりのような制御により、積分を設定すれた。14分を発表して、14分のである。

「2012]は本項との表示が表示してある。

「2012]は本項とは、14分では、14分ではでは、14分では、15分で表示されるのである。

「2012]構本項2に係る条明は、16分をイッチドキャパシタフィルタにおいて、図2に例示するように、積分値 記憶を設施、が少なくとも2回の記憶的(図ではキャパシタフィルタにおいて、図2に例示するように、積分値 記憶を実践しているように、14分ではできません。

同時に実行する(実線矢印)。これらの動作が終了すると、"当該チャネルに対応した積分値信号"は記憶部MM,に格約 された状態となる。従って、次に当該チャネルについての積分処理が行われるときには、記憶部MM,から"当該チャネル に記憶させる動作と他の記憶部MMっに記憶された当該チャネルに対応した積分値信号を積分手段しに供給する動作を した積分処理が実行される毎に、当数チャネルに対応した積分値は骨を積分値記憶手段M。こおける一の記憶部MM, こ対応した積分値信号"が読み出されて積分手段に送られ、積分処理の結果を示す積分値信号が記憶部MM。Iに記憶

されるのである(破線矢印)。 [0013]本発明によれば、積分値の書込みと読み出しが同時に行われるため、高速動作が可能であるという利点があ

5014】請求項3に係る発明は、上記請求項1または2に係るスイッチドキャパシタフィルタにおいて、フィルタ処理が捜 種類の積分処理を有しており、図3こ例示する構成により、積分手段」が各積分処理を時分割制制により順次実行す 5ものである。 10015]高速動作に関する要求が厳しくない場合には、積分手段の数を減らすことができ、有効な構成である。 0016]

「発明の実施の形態」以下、本発明を更に理解しやすくするため、実施の形態について説明する。かかる実施の形態は、本発明の一態棒を示すものであり、この発明を限定するものではなく、本発明の簡単で任意に変更可能である。1001714、実施形態の構成を発生して発明の一実施形態の構成を示すブロック図である。本実施形態は、例えば図14にしまりたインチャパンタフルのフェカグ信号もにおよびらんに全を処理し得るように改良を加えたものであり、図4にデルナンタフルのフェカグ信号を加またが高いるを処理に得るように改良を加えたものであり、図4にデリンのイルのフェカンを表現しました。2000年のであり、図4にする方式とのである。ここで、処理対象たる各アナログ信号は各々平衡信号であり、第1チャネルのアナログ信号はいけ、正相信号AinP1および逆相信号AinN1からなり、第2チャネルのアナログ信号Ain1は正相信号AinP1および逆相信号AinP2および逆相信号

(2015) 12-12 (1914) 12-12 (1914) 12-13 (19

が値記憶部21の場合と逆になっている。このため、クロックb1が出力されることにより、正相出力線MP上の電圧が算1 積分値記憶部21のキャパンタC6に印加されると同時に第2積分値記憶部31のキャパンタC5に保持された電荷が正相力 相入力能となる。 10033]他の積分値記憶部と、これらの第1箱分値記憶部21のキャパンタC61保持された電荷が正相入力線LPへ供 総されることなる。 10033]他の積分値記憶部と、これらの第1箱分値記憶部21のキャパンタC61保持された電荷が正相入力線LPへ供 がシタと相のアナーグスイッチとにより構成されている。各キャパンタの名称および各アナログスイッチの環通制御を行 ラクロックの名称は図のアカーがある。 10033]他の有分値配筒部をあると同様に対している。各キャパンタの名称および各アナログスイッチの導通制御を行 ラクロックの名称は図のアカーが、北京ないでは、各チャネルに対応した出力信号を非平街の信号に変換し各々分離 して出力する程度である。こで、推びRT・RAと登勘網に発われて、は存出のの出力信号を指していている。 10034]出力部50は、積分部のから順次得られる各チャネルに対応した出力に合っておい。アスイッチの認可には、第チャネルに対応した信号を表している。 10034]出力部50は、積分部のから順次にに信号を取り込んで保持するサンブルボールド回路を構成している。ここで、第1チャネルに対応した信号を表している。 10024年では、第フェイルに対応した信号を取り込んで保持するサンブルボールド回路を構成している。 10024年では、第フェイルに対応した信号を取り込んで保持するサンブルボールド回路を構成したいる。 1002年でデリング目標は、カンブルグ制作はクロックもによって行われ、第2チャネルに対応した 10035日、東部形態の動作以下、図5のタイミングチャートに対ってに出力され、第2チャネルに対応した・ 10035日、東部形態の動作以下、図5のタイミングチャートに対っては出力され、第2チャネルに対応した、 10025日、東部形態の動作以下、図5のタイミングチャートで対立では、連続したの回域の中では、キャンプルング目が上沿いて行われる処理の内容に発見した場合、連続にと個のタイムスロット。するわる、カンリング目 期間におよれても、から収るも関目に場合、連続にも図のタイムスロットをに1~510分間に12を一単位として同一の処理が繰り返される。そこで、以下では、連続した2009イムスロットでによって1~2012年によったりによって1~2012年によって1~2012年によって1~2012年によって1~2012年によって1~2012年によりを表示しま

f分値とタイムスロットSL3において取り込んだ第2チャネルの入力アナログ信号とを加算したものが今回のサンプリ |別期TS,における第2チャネルの積分値として得られ、この積分値に相当する電圧が差動増幅器41から正相出力

程MPPおよび逆相出力線MNに出力される。 [0052] ■第1積分値記憶能能22および24においては、以上のようにして得られた第2チャネルに対応した積分処理の (2052] ■第1積分値記憶能能22および24においては、以上のようにして得られた第2チャネルに対応して基準電源V reflこ至る信号経路が形成されるため、この信号経路を介すことにより積分値の正面的分割である。 この信号経路を介すことにより積分値の逆相成分に相当する電荷がキャパクタの13に保持されることなる。 この信号経路を介すことにより積分値の逆相成分に相当する電荷がキャパクタの13に保持されることなる。 に0053] 単立力部のにおいては、正相上力線MPSよび逆相出力線MN間に出力された第2チャネルの薄分値を数す 平衡信号が非平衡信号に変換される。この非平衡信号は、クロック44が出力されることにより、キャパクタの10に与える。 れ、かつ、信号のUT2として出力される。また、この非平衡信号は、クロック44が出力をおることにより、キャパクタの10に与える。 れ、かつ、信号のUT2として出力される。また、この非平衡信号は、クロック44がはカミれることにより、キャパクタの10に与える。 は持される。

同様、クロックaおよびacのみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図10に示すものとなり、各部では次の動作が行われる。
[0055] ■人力スイッチドキャパシタ師11および13においては、再び入力アナログ信号Ain1PおよびAin1Nのサンプリングが行われ、各子ナログ目会のレベルに応じた配荷がキャパシタC4およびC1に各々保持される。
■ 持分前40においては積分値が0とされる。
[0056] (6) タイムスロットSLにのタイムスロットSLにおいては、アロックb, bd, b2およびbbのみが出力され、他のクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図11に示すものとなり、各部でクロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図11に示すものとなり、各部でした次の動作が行われる。
[0057] ■ 人力スイッチドキャパシタ師11および3日においては、キャパシタC4およびC1に保持された電荷が各々極性が気を表れて正相入力線LPおよび逆相入力線LNIで各々供給される。
[0058] ■第1積分値記憶部21および逆相入力線LNIで各々供給される。
[0058] ■第1積分値記憶部21および23においては、キャパシタC6およびC3に保持された電荷が正相入力線LPおよび逆相入力線LNIでは合うの保持電荷は、サンブリング周期75において積分割40から与よび逆相入力線LNIでは後拾される。これらの各キャパシタの保持電荷は、サンブリング周期75において積分割40から与

えられた第1チャネルに対応した現分値である。 [0059] ■積分部40においては、正相入力線LPおよび逆相入力線LNを介して供給される上記■および■の各信号の複分が行われる。この結果、サンプリング周期TS」における第1チャネルに対応した積分処理の積分値とタイムスロットSLSにおいて取り込んだ第1チャネルの入力アナログ信号とを加算したものが今回のサンプリング周期TS」における

第1子ペルの積分値として得られ、この積分値に相当する電圧が差動増幅器41から正相出力線MPおよび逆相出力 線MNに出力される。 [0060] ■第2積分値記憶部31および33においては、以上のようにして得られた第1子ャネルに対応した積分処理の 前分値に相当する電圧をキャパクの55なよび22に保持する動作が行われる。 [0061] ■出力部50においては、正相出力線MPおよび発出力線MN間に出力された第1子ャネルの積分値を表す 平衡信号が非平衡信号に変換され、信号のUT1として出力される。 [0062]以上のようにタイムスロットSL6における処理内容は、サンプリング周期TS,のタイムスロットSL2での処理内容

と変質的に同じてもり、第1積分値配位的21および23と第2積分値配億部31および33の果す役割が入れ替わっている点のみが相遇している。
あるのみが相遇している。
[0063](7)タイムスロットSL7このタイムスロットSL7においては、上述したタイムスロットSL3と同様、クロックcおよび
acのみが出力され、他のプロックは出力されない。このため、クロックの出力によって各アナログスイッチの状態は図12 に示すものとなり、各部では次の動作が行われる。
[0064] ■入カスイッチドキャパシタ町12および14においては、再び入力アナログ信号Ain2PおよびAin2Nのサンプ
リングが行われ、各アナログ信号のレンルに応じた電荷がキャパシタC14およびC11に各々保持される。
■角分割40においては積分値が0とされる。
[0065](8)タイムスロットSL8このタイムスロットSL8においては、カロックは、bd、42およびddのみが出力され、他のフロックは出力されない。このため、各クロックの発生により、各アナログスイッチの状態は図13に示すものとなり、各部では次の動作が行われる。
[0065] ■カスイッチドキャパシタの第2により、各アナログスイッチの状態は図13に示すものとなり、各部では次の事件が行われる。
[0065] ■ 第1積分値記憶器22および登組入力線LNに各々供給される。
[0065] ■ 第1積分値記憶器22および登組入力線LNに各々供給される。
[0065] ■ 第1積分値記憶器22および24においては、キャパシタC14およびC11に保持された電荷がを4 をおび近相入力線LNに供給される。これらの各キャパシタの保持電荷は、サンブリング周期TSにおいて積分割40から

トSL7において取り込んだ第2チャネルの入力アナログ信号とを加算したものが今回のサンプリング周期TSL1における 与えられた第2チャネルの積分値である。 [0068]■積分部40においては、正相入力線LPおよび逆相入力線LNを介して供給される上記■および■の各信号 の積分が行われる。この結果、サンブリング周期TS における第2チャネルに対応した積分処理の積分値とタイムスロッ 第2チャネルの積分値として得られ、この積分値に相当する電圧が差動増幅器41から正相出力線MNおよび逆相出力

線MNIに出力される。

「0069] ■第2額分値記憶的32表よび34においては、以上のようにして得られた第2チャネルに対応した積分値に相当する配圧をキャパン9C15去よびC12に保持する動作が行われる。
■出力部EOIこおいては、正相出力線MPAまび空間がN間に出力された第2チャネルの積分値を表す平衡信号が非平衡信号に変換され、信号OUT2として出力される。
が非平衡信号に変換され、信号OUT2として出力される。

「00701」C07方に、タイムスロットS18における処理内容は、実質的にタイムスロットS14での処理内容と同じであり、
第1積分値記値能22まよび24と第2積分値記値能32まとび34の集す役割が入れ替わっているのみである。


「0071」以後、同様にタイムスロットS11~S18に対応した各処理が繰り返し案行され、第1チャネルおよび第2チャネルに対応した各処理が進められ、これらの積分処理の結果を使用して各チャネルに対応した各処理が進めら


.0072]C. 他の実施形態本発明の実施形態には、以上説明したものの他、種々のものが考えられる。例えば次の通り

である。 [6073](1)上記実施形態ではアナログ信号を平衡信号とし、登動場構器によって構成された積分部によりアナログ信号の項分分を行うようにしたが、不平衡なアナログ信号を整動型でない通常の積分器で積分するようにしてもよい。 [6074](2)各積分処理毎に1個の積分値記憶部のみを設け、この積分値記憶部の保持電荷を使用して積分部による

積分処理を終えた後、新たな積分値に相当する電荷を積分値記憶部に保持させるようにしてもよい。積分処理を行うタイムスロットとは別に積分値に相当する電荷を保持するためのタイムスロットを設けなければならないが、積分値記憶部の数を半減させることができるという利点がある。 「80751(3)上記楽節形態よりも多くの建築の積分処理を実行する場合には、それに見合った数の積分値記憶部を設ければよい。

【発明の効果】以上説明したように、この発明によれば、時分虧制御の下、複数チャネルに対応したフィルタ処理を行うための複数チャネル分の積分処理を1個の積分手段によって順次乗行することができるので、小規模な回路構成で、複数チャネルのアナログ貸号を処理可能なスイッチドキャパシタフィルタを実現することができるという効果がある。





8.6

SIS

SLA


SL3


SL2

•


図面選択 図5


(A1n2)





[图2]





(函)

